MC0_DFICLK / MC1_DFICLK 和真正的 HBM PHY/DRAM operating frequency 是什么关系？是否存在 gear ratio / divider / independent DPM domain？一次 benchmark line 是否对应一次约 128 B 的实际 HBM transaction/cache-line fill
2026年9月21日
1
-
-
- By shuai_chen on 2026年9月21日 10:15.
-
尊敬的开发者您好，请通过GPU购买商务渠道咨询此问题。
-
- By shuai_chen on 2026年10月8日 10:37.